PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-281514

(43) Date of publication of application: 18.11.1988

(51)Int.CI.

H03K 5/04

H03K 5/00

H03K 5/15

(21)Application number: **62-115945**

(71)Applicant: SONY CORP

(22)Date of filing:

14.05.1987

(72)Inventor: EGUCHI TAKEO


TAKEKOSHI HIROBUMI

(54) NON-SATURATION TYPE LOGICAL PULSE GENERATING CIRCUIT

(57)Abstract:

PURPOSE: To stably execute a logical action by integrating the final step pulse output of the logical gate circuit of a cascade connection and obtaining a reference bias necessary to the emitter function type logical circuit of a nonsaturation type.

CONSTITUTION: Logical gates C1~C10 of a ten steps cascade connection is formed with the EFL circuit of a non-saturation type to include a pair of transister QiA (i=1~10), QiB and a current source Si, A reference bias Vr of the about intermediate electric potential of two values to the gate and added to the base of respective elements QiA. The output of a final step Q11 of a logical gate circuit is integrated by an LPF4. When a delay time with the logical gate per step is t a clock signal delayed with 10t from a clock signal from an input terminal 1 can be obtained. When a non-saturation type logical gate is multi-step-connected, the duty ratio is changed by the little fluctuation or error of a reference bias value and a logical action comes to be instabe, however, a pulse wave shape to be generated in a rear step is integrated, the reference bias Vr near by the duty ratio 50% is automatically set and stabilized and a secure logical action can be executed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection1

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

⑩特許出願公開

⑫公開特許公報(A)

昭63-281514

⑤Int Cl.⁴

識別記号

庁内整理番号

❸公開 昭和63年(1988)11月18日

H 03 K

5/04 5/00 5/15 7631-5 J S-7631-5 J G-6959-5 J

審査請求 未請求 発明の数 1 (全7頁)

❷発明の名称

非飽和型論理パルス発生回路

②特 顋 昭62-115945

②出 願 昭62(1987)5月14日

砂発 明 者 江 口

武夫

東京都品川区北品川6丁目7番35号 ソニー株式会社内

⑩発 明 者 竹 腰 博 文 ⑪出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番35号 ソニー株式会社内 東京都品川区北品川6丁目7番35号

砂代 理 人 弁理士 脇 篤 夫

明 細 出

1. 強明の名称

非飽和型論理パルス発生回路

2. 特許請求の範囲

電機 は 大 か と か と か と か と か と の は と な が 1 の は な が 1 の は な か と で が 1 の は な か と で が 1 の は な か と で が 1 の は が 2 と で が 1 の は が 2 と で が 2 と で が 3 の な 2 と で が 3 の な 2 と で が 3 の な 2 と で 3 が 3 の と で か か 2 と で 3 が 3 の で 3 と で 3 が 3 の で 3 か 3 の で 3

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、非飽和型のトランジスタ回路によって治理回路を形成する際に好適な非飽和型治理 ベルス発生回路に関するものである。

(発明の限要)

本角明は、非飽和型の例えばEFL(Enitter Fanction Logic)回路に必要とされる基準パイアスを、控競接競された熱理ゲート回路の例えば 般段出力のパルス出力を被分することによって 形成するようにしているから、各為理ゲート回路 から出力される高速のパルスに対して適正 なった かっスペース率(デューティ比)を与えることができると同時に、この約理ゲート回路と関するに必要回路に対しても適正な基準パイアスを供給することができ、約理動作を安定にすることができる。

〔従来の技術〕

現在、ほとんどの語種回路はIC化され、LSIへと移行すると共に、高速化が要求されている。

一方、高速論理回路は、一般にバイポーラ型の 半導体回路で形成されるが、この場合、飽和型の 論理回路(DTL、TTL)等に比較して、非飽 和型の論理回路(ECL、CTL)の方が動作ス ピードを早くすることができる。

しかしながら、非飽和型の論理回路は論理レベルを設定するために基準のバイアス電磁を与える必要があり、このバイアス電磁の適否が、論理動作の安定性に影響を及ぼすという問題がある。

 そして、各語理ゲート回路の一方のトランジスタ Troに基準パイアスV,を供給し、他方のトラン ジスタTri、Trz・・・・のいずれかに語理信号を 入力すると、端子outまたは<u>out</u>より反転ま たは非反転語理信号が出力される。

この場合、2値の約理レベルVn またはVL は 第 8 図(a)に示すように前記逃準バイアスVL に対しVR > VL に設定される。

そして、一般に入力信号 Vinに対して出力信号 Voni は第8図(b)の波形図に示すように立上がり遅延時間で1及び立下がり遅延時間で2を有し、一段あたりで時間遅延するので、結局、第6図の遅延パルス回路では最終段の為理ゲート回路 Cn からは、ロ×で時間おくれた治理パルスを得ることができる。

(発明が解決しようとする問題点)

しかしながら、このような n 段の緩続接続を使用した治理回路で高速のクロック哲号等が入力されている場合は、基準パイアス V r の値が適正で

り、IC回路のメリットを低下するという問題が ある。

(問題点を解決するための手段)

木発明は、かかる問題点を閉消することを目的としてなされたもので、語理回路として高速で動作し、かつ、値動案子数が少ないEFL回路(Enitter Function Logic回路)を使用する。そして、語理動作を行わせるための基準となるパイプス電源を、機械接続された語理ゲート回路の後段の語理パルス出力を積分することによって得るようにしたものである。

(作用)

非飽和型の治理ゲート回路を多段に接続すると、基準のバイアス値の僅かな変動。または認差によって治理パルスのデューティ比が変化し、
。 理動作が不定になるが、本発明の非飽和型の治理パルス発生回路の場合は、
多段に接続された治理ゲート回路の後段で発生するパルス被形を破分す

ることによって基準のバイアス電線を得るようにしているから、少なくとも最終の論理ゲート回路から50%に近いデューティ比となる論理パルスが生成されるような適正なバイアスが自動的に得られるという特徴がある。

また、BFL論理回路で安定に動作させることができるから、電力稍毀、及び能動議子数が低級し、IC化の効果が大きくなる。

(実施例)

第1図は本苑明の一実施例を示す非飽和型語理 パルス発生回路のブロック図、第2図は第1図の ブロック図に沿ったトランジスタ回路例を示して いる。

これらの図において、1はクロック信号の人力 娘子、2は入力されたクロック信号を所定時間。 遅延し、約理パルスとして出力する出力娘子であ る。

C) , C 2 , C 3 , C 10 は N 段の 低 焼 検 続 さ れ ている 約理ゲート 回路 を 示 し . . . 名 約 理ゲート 同路

うに治理ゲート回路C1.C2.C3.C3......C10を多段に治療することによって入力増子1から供給ではれるクロック信号を出力増入して対してアク信号を出力増加をから、1段あたりの治理ゲートに、分の運送時間がで(約4ms)であるとすれば、最終設ではで×10時間の遅延時間を与えることができる。また、中間の治理ゲート回路C1でありて、クロック信号CK1を出力するとで×1の遅延時間をともなう複数のクロック信号も得ることができる。

この場合、基準パイアスVr は、従来、電源電圧・Vutを所定の定配圧回路によってVutを所定の定配圧回路によってL回路によったしたが、BFL回路に上の路でとなるため、をPL回路に上対してもの。では、倒えば、電源である。そのため、基準パイアスVr ののでなった。最近したように山力パルスのアューティが変化し、特に、最終段の約理ゲート

なお、 4 は 約理ゲート 回路 の 最終 段 Q 11 の 出力 パルスを 積分するローパスフィルタ 回路を示し、 5 はパッファアンプ (G=1) である。

ローパスフィルタ4は第2図の回路例ではトランジスタQ11のコレクタ側に接続されている時定数回路 R11。Cによって具体化されている。

この実施例の治理パルス発生回路は上述したよ

回路 C 1 e 近傍では窓正な勘理パルスが得られないという問題があったが、本発明の場合は最終段(後段側であれば必ずしも最終段でなくて基準い)の出力パルスを経分することによって基準パイアス V r を発生するようにしているので、この終段から出力される熱理パルスのデューティが50%に近くなるように基準パイアス V r が自動的に設定され、約理動作が確実になる。

 Q 11の平均電流が、50%のデューティ被形となるような値に基準バイアスV、が設定される。すると、第8図(b)に示したように各過理ゲート 回路における立上がり遅れ時間で、と立下がり遅れ時間で2の差が少なくなり、結局、この資者の 遅れ時間がで1 = で2 となるような指準バイアス V、に自動的に設定される。

第3図はかかるフィードバック制御によって生物バイアスV、が発生する経過を示したもので、入力クロック信号のバルスデューティが50%となる信号を入力したとき、当初(t=0)では基準バイアスV、が-0・1 Vで、最終政いで、のではサート回路の出力はその治理レベルが低いいの経過と共に、基準バイアスV、は適正な値-0・2 Vに低下し、積分時定数にもよるが、約200mを表には、入力クロック信号と同じバルスデューティを有する治理パルスが得られることを示している。

 $(x B, R_1 = R_2 = R_3 \cdot \cdots \cdot R_{11} = 1 K \Omega$

第4図は木発明の非飽和型約理パルス発生回路を使用したIC回路の応用例を示したもので、例えば、デジタルビデオデータ等を磁気テープに記録する際に好適なデジタル付号の伝送回路に関するものである。

第5 図に示すように、一般にデジタルデータ信号DATAを磁気ヘッドに供給して同生すると、その再生信号はS(PB)に示されているような微分放形となることが知られている。この場合、図に示すように同一論理レベルが数ピット続くような長いランレングスLPの後の最初のデータには大きな被形でが発生し、いわゆるピークシフトでよって再生データに設りが発生し易い。

そこで、このように長いランレングスデータの 後の最初のピットデータに対しては、点級で示す ようにΔ t だけパルスの立上がり位相を進め、再 生波形の歪を少なくすることが提案されている。 (特願昭 5 5 - 6 9 4 4 6 号)

第4図の木応用例は、かかるピークシフト補正 をデジタル回路によって行う際に射過な個号処理 $I_1 = I_2 = I_3 \cdots 2400 \mu A$. C = 330P F \geq $l \approx$)

上述した各語理ゲート回路 C1, C2, C1, ・・・・・
は2個のトランジスタからなる非反転型のゲート
回路とされているが、例えば変公附 5.2 - 8.3 6
4 号公银にみられるように第1のトランジスタ
Q1A, Q2A, Q3A・・・・・としてマルチエミッタ型
のトランジスタを使用することもでき、このマル
チエミッタからの複数入力により語理飽和ゲート
個路として使用することもできる。

また、エミッタホロワとされている第2のトランジスタQ18、Q28、Q3Bに対してマルチエミッタ型トランジスタを使用して出力端子を増加させることもできる。

また、供統接続された各論理ゲート回路が反伝型であっても、N段接続したときに、入力一山力間がバッファアンプを介して負婦菌となるような段数に設定されていればよい。

(応用例)

回路を具体化したもので、10は前記した第1別に示す非飽和型の治理パルス発生回路ののお題にプレスの治理がプレスの治理がプレスの治理をクロカカムの対象との対象とというのは、12はいいのが、12はいいのが、12はいいのが、12はいいのが、12はいいのが、13にはいいのが、14はデータのよといいが、14はデータのからを検出するランとのが、14はデータのカカムである。

基準パイアスV、がパッファアンプを介して出力される。

また、この基準バイアスV。は一点類級で示すように非飽和型の論理回路で構成されているランレングス検出回路 1 2 、セレクト信号発生回路 1 3 、ラッチ回路 1 4 等にも供給され、これらの回路を構成する非飽和型の治理回路に対して適正な論理レベルを設定するようにしている。

低減し、かつ、腐盗動作に対応できるという利点もある。

4. 図面の簡単な説明

第1図は本発明の一実施例を示すブロック図、 第2図は第1図の熱理ゲート回路例を示す回路 図、第3図は基準パイアスと出力パルスの被形 図、第4図は本発明の応用例を示すブロック図、 第5図はデジタルデータと記録信号被形の説明 図、第6図は遅延パルス発生回路の原理図、第7 図は治理ゲート回路の一段を示す回路図、第8図 は出力パルスの遅延状態を示す被形図、第9図は 差動型の遅延パルス発生回路図である。


図中、1は入力増子、2は出力増子、3は基準パイアス出力増子、4はローパスフィルタ、5はパッファアンプ、C1,C2.・・・・・は治理ゲート回路を示す。

代理人 临 篤 夫


ス(LP)のあとの最初のデータの論理レベルの 避移点の位相が進むように制御され、このデータ が記録されることになる。


このように、データのランレングス段に応じて、最初のデータの過移点を位相変調しながら破気テープに配縁すると、再生時にはピークシフトの促放されたデータが再生されることになり、正確にもとのデータを再生することができるという利点がある。


(発明の効果)





狩開昭63-281514(6)












第 8 図



第 9 図